ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

Patent Number:

JP4307520

Publication date:

1992-10-29

Inventor(s):

INAMI TAKASHI

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP4307520

Application Number: JP19910073024 19910405

Priority Number(s): IPC Classification:

G02F1/1343; G02F1/133; G02F1/136; H01L27/12; H01L29/784

EC Classification:

Equivalents:

JP3082277B2

Abstract

PURPOSE:To decrease the capacitance (Csp) via an insulator which is the cause for induction of a level shift by crimping and laminating a specific shielding electrode between a scanning line and picture element electrode via an insulating film on both sides of a thickness direction. CONSTITUTION: The shielding electrode 161 is connected by branching this electrode from a data line and is disposed in a region of about 95% of the laminated part of the picture element electrode 18 and the scan line 14. As the more specific laminated structure, the shielding electrode 161 is laminated on a part of the scan line 141 via the interlayer insulating film and is, on the other hand, laminated on a part of the picture element electrode 18 via the picture element insulating film on the side opposite from the thickness direction. Whether the entire part of the shielding electrode is to be included in the laminated part of the scan line and the picture element electrode is determined by taking the allowance of an alignment margin, opening rate and Csp quantity, etc., into consideration. The shielding electrode 161 is preferably formed of the same material as the data line deposited simultaneously with the data line 16.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-307520

(43)公開日 平成4年(1992)10月29日


(51) Int.Cl.5	1000	記号	庁内整理番号	FI			技術表示箇所
G02F 1/1	43		9018-2K				
1/1	3 55	0	7820-2K				
1/1	6 50	0	9018-2K				
H01L 27/1		Α	8728-4M				
			9056 - 4M	H01L	29/78	311 A	
				審査請求 未請求	また 請求項の数	3(全 5 頁)	最終頁に続く
(21) 出願番号	特顧平 3-7	3024		(71)出願人	000002369		
					セイコーエブ	ソン株式会社	•
(22) 出顧日	平成3年(1	平成3年(1991)4月5日			東京都新宿区	西新宿2丁目	4番1号
				(72)発明者	居波 隆志		
					長野県諏訪市	大和3丁目3	番5号 セイコ
					ーエブソン株	式会社内	
				(74)代理人	弁理士 鈴木	喜三郎	(外1名)

(54) 【発明の名称】 アクテイプマトリクス型液晶表示装置

(57)【要約】

【目的】特にライトバルブやビューファインダなど、小型のアクティブマトリクス型液晶表示装置で充分な閉口率を得る為に、絵楽電極とスキャンラインとをオーパーラップさせた構造が考えられる。この場合、オーパーラップ部の容量にカップリングして絵楽電位のシフトが増加し、結果的に表示特性が掛われる。本発明は、この容量を低減する目的で構成される。

【構成】絵素電極とスキャンラインとの積層部分で、データラインの一部から分岐させたシールド電極を、更に 絶縁膜を介して、絵素電極とスキャンラインとで挟持す る。これによって、絵素電極とスキャンライン間の容量 の殆んどを、絵素電極とデータライン間の容量に変換す る。



【特許請求の範囲】

【請求項1】各絵素毎に設けられたトランジスタのゲー トに接続されるスキャンラインと、該トランジスタのソ ースに接続される絵素電極とが絶縁膜を介した積層部分 を有するアクティブマトリクス型液晶表示装置に於て、 上記積層部分の全部または一部に、データラインに接続 されかつデータラインから分岐して成るシールド電極 が、厚さ方向の両側に絶縁膜を介し、スキャンラインと 絵素電極との間に挟持して積層されている事を特徴とし たアクティブマトリクス型液晶表示装置。

【請求項2】請求項1に記載のシールド電極が、データ ラインと同時に被着された、データラインと同一の材料 によって形成されているものである事を特徴とした、ア クティブマトリクス型液晶表示装置。

【請求項3】請求項1に記載のトランジスタとして、多 結晶シリコン薄膜トランジスタを用いる事を特徴とした 請求項1記載のアクティブマトリクス型液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に属し、 その中でも各絵素毎にトランジスタを有するアクティブ マトリクス型液晶表示装置に関する。

[0002]

【従来の技術】アクティブマトリクス型液晶表示装置を 構成する各絵素では、その中に設けられた絵素電極と対 向電極とで挟まれた部分の液晶だけが、印加された電圧 や電流に応答して透過光あるいは散乱光などを制御する 事ができる。この場合、絵素電極の無い部分が充分に遮 光されていなければ、制御できない光の漏れが発生し、 為には、絵素電極の無い部分にあらたに遮光膜を積層し て設けるか、あるいは、絶縁膜を介して、遮光性のスキ ャンラインとデータラインそれぞれに絵素電極を被せる 必要がある。前者の方法では、いわゆるアライメントマ ージンを考慮した設計によって、遮光性膜の無い部分の 比率(以下開口率と呼ぶ)が低下する。

【0003】以下、従来技術の一例として、開口率を上 げる為、進光性のスキャンラインとデータラインそれぞ れに、絶縁膜を介して絵素電極を被せた構造のアクティ プマトリクス型液晶表示装置について説明する。図4は 40 その略平面図、図5は図4にあるA-B間断面図、図6 はC-D間断面図である。

【0004】光透過性の基板41上には、厚さ250Å の半導体層42が島状にパターニングされて配され、そ の上には厚さ3000人のゲート絶縁膜43が全面に被 着されている。半導体層の一部と交差する形の分岐部分 441を備えたスキャンライン44は、クロム等の遮光 性金属薄膜3000人の被着とバターニングによって形 成され、この後にBやPなどのイオン打ち込みを行った 結果、半導体層42は、チャネル部分422と、ソース 50 【0007】

423、ドレイン421とに分離されている。いわゆる セルファライン構造である。厚み500人の層間絶縁 膜45を全面に被着した後、ドレインスルーホール45 1部分の層間絶縁膜45とゲート絶縁膜43とを除去 し、更にこの上にデータライン46を設ける事によっ て、ドレイン421とデータライン46とが接続されて いる。データライン46は、アルミニウムなどやはり遮 光性の金属薄膜4000人の被着とパターニングとで形 成されている。絵楽絶縁饃47は、全面に2μmの厚み 10 で被着された後、ソーススルーホール471部分が除去 される。更に同じ部分の層間絶縁膜とゲート絶縁膜とを 除去した後に絵素電極48が被着、パターニングされ、 ソース423と接続されている。絵素電極48は、隣接 する絵素電極とのギャップを、スキャンラインあるいは データラインの上に限定する様にパターニングされてお り、この結果、スキャンラインとデータラインとで遮光 された部分以外の全領域の液晶に対する制御を可能にし ている。

【0005】以上が、開口率の向上を主たる目的として 20 構成したアクティブマトリクス型液晶表示装置の従来例 である。

[0006]

【発明が解決しようとする課題】上記従来例に示した構 造においては、トランジスタのゲートに接続されたスキ ャンラインと、同じトランジスタのソースに接続された 絵素電極との積層部分が存在し、この間で、絶縁膜を介 した容量(以下CSPと呼ぶ)が形成される。よく知られ ている様に、Csrは、トランジスタのチャネル部分でゲ ートとソースとの間に形成される容量(以下Catと呼 表示装置のコントラストが低下する。この事を抑止する 30 ぶ)と共に、絵素電位の片側方向へのシフト(以下レベ ルシフトと呼ぶ) の原因になっている。2回の垂直走査 期間内でのレベルシフトの様子を、他の電位と共に図? に示す。71がトランジスタのゲート電位であり、選択 期701から保持期702へと移行するとき、ゲート電 位71のパルス高に比例して、絵案電位72は、この場 合負の方向ヘレベルシフト721の分だけ移動する。図 7は1垂直走査期間毎に絵案電位を反転しているが、こ の反転に拘らず、いずれの走査期間も同一方向にレベル シフトが起こり、液晶層を挟んで反対側にある共通電極 の共通電位 73を、レベルシフトを含んだ絵素電位のセ ンターに合わせる必要がある。しかし、レベルシフト は、液晶層の容量に依存する。そして、液晶層の容量 は、透過光や散乱光の制御状態に依って異なる。つま り、表示の状態によってレベルシフトの量は異なり、共 通電位を合わせるべき絵素電位のセンターを一律に決定 することはできない。この様にして発生した共通電位と 絵素電位のセンターとの電位差は、表示特性に対し、コ ントラストの低下、フリッカーの発生といった影響を及 ぼし、更に液晶層の長時間動作安定性を阻害する。

【課題を解決するための手段】本発明では、そもそもレ ベルシフトを誘発する原因であるCsrとCsnのうちCsr を大幅に低減する為、スキャンラインと絵素電極との絶 縁膜を介した積層部分の全部または一部に、データライ ンに接続されかつデータラインから分岐したシールド電 極を、厚さ方向の両側に絶縁膜を介し、スキャンライン と絵素電極との間に挟持して積層する。

[0008]

【実施例】以下、本実施例を適用したアクティブマトリ クス型液晶表示装置の実施例を説明する。図1はその略 10 インとのクロス容量(以下Cc,と呼ぶ)の一部となり、 平面図、図2は図1のC-D間断面図である。

【0009】光透過性の基板11、半導体層12、ゲー ト絶縁膜13. 分岐部分141を備えたスキャンライン 14、層間絶縁膜15とそのドレインスルーホール15 1、絵素絶縁膜17とそのソーススルーホール171、 および絵素電極18は、本実施例では前出の従来例と同 じ構成である。本発明の適用によって直接変更されたの は、シールド電極161が新たに配された点である。こ のとき、シールド電極が、データライン16と同時に被 着された、データラインと同一の材料によって形成され 20 るものであれば、プロセスを追加する事無くシールド電 極が設けられる事になる。これはプロセスの簡略化を目 的とした請求項2に属する発明の実施例である。シール ド電極は、データラインと分岐して接続し、絵楽電極1 8とスキャンライン14との積層部分の約95%の領域 に配した。100%にならないのは、隣接するデータラ インとの短絡を避ける為である。具体的な積層構造とし ては、図2に示す様に、シールド電極161を、層間絶 **緑膜15を介してスキャンライン141の一部と積層** して絵素電極18の一部と積層する。スキャンラインと 絵楽電極との積層部分に、シールド電極の全部を含む か、あるいは一部分を含むかは、アライメントマージン の余裕、開口率、低減されるCs・の量などを考えて決め るべきである。これに合わせて、データライン16 (シ ールド電極161を含む)以外の構成要素についても必 要に応じてディメンジョンを最適化すれば良く、本実施 例と従来例との関係は特許請求の範囲を更に規定するも のではない。

いて、更に詳細な構成例を示し、特に寄生容量の具体的 な数値を例示する。 1 絵素のピッチは $72 \mu m \times 72 \mu$ mとした。

【0011】半導体層12は多結晶シリコンで形成す る。形成方法としては、LPCVD法や、これにレーザ アニールまたは固相成長など結晶化の促進を加える方法 もある。膜厚は250人である。半導体層として多結晶 シリコンを用いる目的は、以降で経るイオン打込プロセ スによるソースドレイン形成を容易にし、セルファライ

の低減を実現しても並列に存在するCaaによってその効 果がうすい場合に有効な手段となる。これは請求項1の 効果を補填する目的で、請求項3に記載した範囲に属す る。本実施例は請求項3を含んでおり、ゲート絶縁膜を 厚み3000Aの酸化シリコンとした場合、Cz.は約 0.5fF(フェムトファラド)に留まっている。

【0012】スキャンライン14とシールド電極161 とは、層間絶縁膜である厚さ5000人の酸化シリコン を介して積層される部分で、データラインとスキャンラ このときCCrは約16fFになる。またシールド電極1 61と絵素電極18とが積層された部分も、絵素絶縁膜 17を介して容量を形成し、絵素電極とデータラインと の容量(以下Corと呼ぶ)の一部となる。絵素絶縁膜に は、コーティングと加熱イミド化によって形成された厚 さ2μmのポリイミドを用いたが、これは、被着の容易 さ、基板上の平坦化および低誘電率材料である事などを 考慮して選択した例である。例えばこの比誘電率を Eri が2、5 t程度であれば、Corは約4 f Fである。

【0013】Ccrはデータラインやスキャンラインの伝 達特性の遅延を誘発するが、例えばHDTVやIBMの XGAなどの高速走査に応用した場合でも、本実施例の 値は問題となる範囲ではない事が判っている。これはア ルミニウムやクロムのシート抵抗と浮遊容量、更に表示 装置自体の大きさなどにも依存する。

【0014】Corは、絵楽の液晶容量(Cicと呼ぶ、本 実施例では30から80fF程度まで、表示状態に依存 して変化する)と直列に接続されたかたちで、データラ インと共通電極との間の電位を分割する。つまり、Cor し、一方、厚さ方向の反対側では、絵素絶縁膜17を介 30 によって液晶に加わる実効電圧が低下する事になる。本 実施例で低下する実効電圧は、一般的な駆動環境下では 数百mVであり、これをデータ電圧によって補正した場 合でも、他の絵楽へのデータ電圧印加状態などに起因し た実効電圧の振れ(データクロストークと呼ぶ)が残留 する。本実施例ではこれが20mV程度となり、表示特 性を損うまでには至っていない。

【0015】上述した様に、従来Csrとして形成されて いた容量の殆んどをCcrとCorとに変換した本実施例で は、増加したCc、やCo、による表示特性の低下が無視で 【0010】次に、これまでに説明してきた実施例につ 40 きる範囲に留まっている一方、 C_{21} は約0. 2fFと従 来の20分の1にまで低減されている。この結果、Csr とCa.との並列合成容量は約0.7fFとなり、前出の 絵素電位のレベルシフト自体が約200mV以下に押え られる。更に、共通電位を調整する事によって、絵素電 位センターと共通電位との差(表示状態で変化する液晶 の容量に依存)を±70mV程度と、表示特性に対して 殆んど影響を及ぼさない範囲にまで低減している。

[0016]

【発明の効果】上記実施例に代表される様に、本発明を ン構造として前出のCa,を低減させる為であるが、Cs, 50 アクティブマトリクス型液晶表示装置に適用した結果、

[図2]

5

Csrが減少する。そして図3のタイムチャートに示する 通り、絵素電位32のレベルシフト321自体が減り、 同時に液晶層の制御状態に依って異なるレベルシフト量 の差も低減される事になる。本実施例ではこの差が14 0mV程度に押えられており、絵葉電位32のセンター に共通電位33を±70mVの範囲で設定できた事によって、表示特性として、コントラストの低下やフリッカーの発生を問題のない程度にまで抑制する事が可能になっている。更に、表示状態によって液晶層に加わるDC電圧が減少するこ事は、液晶層の長時間動作安定性を向上させる事になる。

【0017】尚、本実施例では、1垂直走査期間毎に絵素電位を反転させる駆動方式を例示したが、2以上の複数走査期間毎の反転であっても同様の効果が得られ、データライン毎あるいはスキャンライン毎の反転を加えた駆動方式に対しても有効である。

【図面の簡単な説明】

【図1】本発明を適用したアクティブマトリクス型液晶

表示装置の1絵素を拡大した略平面図。

【図2】図1に示したC-D間の断面図。本発明が適用された部分である。

【図3】本発明を実施する事によって得られた絵素電位を示したタイムチャート。他の電位も同じスケールで重ね、2垂直走査期間について表した。

【図4】従来の技術に従って構成されたアクティブマト リクス型液晶表示装置の1絵素を拡大した略平面図。

っている。更に、表示状態によって液晶層に加わるDC 【図5】図1に示したA-B間の断面図。トランジスタ電圧が減少するこ事は、液晶層の長時間動作安定性を向 10 部分の積層構造を示す。本発明の適用によって特に大き上させる事になる。 く変更される部分はない。


【図6】図1に示したC-D間の断面図。本発明の適用 によって変更される部分の従来例である。

【図7】従来の技術によって構成されたアクティブマトリクス型液晶表示装置を駆動した場合の絵素電位を示したタイムチャート。他の電位も同じスケールで重ね、2 垂直走金期間について表した。


[図1]

[図5]





[図7]



フロントページの**続**き

H01L 29/784

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所